Компьютер работает на электричестве, т.е. логические элементы компьютера оперируют с сигналами, представляющими собой электрические импульсы. Есть импульс — логический смысл сигнала — 1, нет импульса — 0. На входы логического элемента поступают сигналы-значения аргументов, на выходе появляется сигнал-значение функции.

Преобразование сигнала логическим элементом является таблицей состояния, которая фактически является таблицей истинности, соответствующей логической функции.

Базовые логические элементы реализуют рассмотренные выше три основные логические операции:

· логический элемент «И» — логическое умножение;

· логический элемент «ИЛИ» — логическое сложение;

· логический элемент «НЕ» — инверсию.

Поскольку любая логическая операция может быть представлена в виде комбинаций трех основных, любые устройства компьютера, производящие обработку или хранение информации, могут быть собраны из базовых логических элементов, как из «кирпичиков».

Данные в компьютере запоминаются в двоичной системе, и результаты проверки логических выражений тоже можно представлять в двоичной системе. Из этого следует, что одни и те же устройства компьютера могут применяться для обработки и хранения как числовой информации, так и логических переменных. Элементарные схемы компьютера реализуют обработку сигнала по функциям И, ИЛИ, НЕ.

С помощью этого набора можно реализовать любую логическую функцию, описывающую работу устройств компьютера. Рассмотрим, к примеру, схему сложения одноразрядных двоичных чисел с учетом возможности переноса в старший разряд:

Если оба слагаемых равны единице, то сумма становится двузначной. В том разряде, в котором находились слагаемые, получается 0, а единица переходит в старший разряд. Введем обозначения: слагаемые — А и В, значение суммы в разряде слагаемых — S, перенос в старший разряд — Р, перенос из младшего разряда — Р0,. Таблица истинности для значения, этого примера выглядит так [1]: сигнал логический вычислительный инвертор

Сумма в разряде слагаемых

Перенос в старший разряд

Из этой таблицы видно, что значение переноса можно получить по операции конъюнкции: . Значение суммы в трех первых строках получается по операции дизъюнкции, а последнее значение — это инверсия Р, и всю таблицу можно описать функцией . Эта функция описывает работу одноразрядного полусумматора процессора.

В полном одноразрядном сумматоре учитывается третье слагаемое: величина, переносимая в этот разряд из младшего разряда. Обозначим ее Р0. Таблица истинности с учетом этой величины выглядит следующим образом:

Сумма в разряде слагаемых

Перенос в старший разряд

Из таблицы видно, что перенос в старший разряд надо делать тогда, когда значение 1 принимают хотя бы два слагаемых. Этому соответствует формула Р = (A B) (B P0) (A P0). Для значения суммы во всех строках, за исключением последней, подходит формула . Для последней строки годится выражение . Окончательная формула, которая описывает результаты суммирования в одноразрядном сумматоре при всех возможных вариантах, выглядит так:

Так же как и в электрических схемах, для базовых типов логических преобразований установлены условные обозначения, которые облегчают понимание сложных логических схем. Они отражают тип преобразования информации, отвлекаясь от структуры электронной схемы, которая реализует это преобразование. На рис. 1 приведены условные обозначения этих преобразований.

Рис. 1. Условные обозначения базовых логических элементов

Рис. 2. Логическая схема триггера

На рис. 2 Приведена логическая схема триггера. Это устройство может хранить 1 бит информации. Триггеры используются как разряды оперативной памяти и памяти процессора. В обычном состоянии триггер хранит сигнал 0. Для записи 1 на вход S подается сигнал 1. Пройдя по схеме он формирует на выходе Q сигнал 1 и устойчиво хранит его после того, как сигнал S исчезнет. Для того, чтобы сбросить этот сигнал и подготовиться к приему нового на вход R подается сигнал 1, который приводит триггер к «нулевому» состоянию.

2. Реализация логики в вычислительных системах

«Московский государственный технический университет

имени Н.Э. Баумана»

(МГТУ им. Н.Э. Баумана)

Факультет Информатика и системы управления

Кафедра Компьютерные системы и сети

к курсовой работе на тему:

Схемотехника ЭВМ. Арифметико-логическое устройство

Студент группы ИУ6-63 К. С. Воронин

Руководитель курсовой работы

РПЗ содержит 23 с., 4 рис., 2 табл., 3 прил., 9 источников.

СХЕМОТЕХНИКА, РЕГИСТР, ОПЕРАЦИИ, ДАННЫЕ, ИНТЕГРАЛЬНАЯ МИКРОСХЕМА, АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО.

Объектом разработки является арифметико-логическое устройство. Цель работы — синтез и анализ электрических функциональной и принципиальной схем АЛУ.

В процессе разработки устройства решались следующие задачи: анализ решения задачи, выбор схемотехнического решения, анализ альтернативных решений задачи, разработка электрической функциональной схемы, выбор элементной базы на основе поставленных требований, построение принципиальной схемы, разработка временных диаграмм.

Результатом работы является создание комплекта конструкторской документации законченного модуля.

Перечень сокращений, условных обозначений, символов, единиц и терминов

АЛУ — арифметико-логическое устройство

ИМС — интегральная микросхема

КМОП — комплементарный металло-оксидный полупроводник

ТЗ — техническое задание

ТТЛ — транзисторно-транзисторная логика

ТТЛШ — транзисторно-транзисторная логика с диодом Шоттки

ЭСЛ — эмиттерно-связанная логика

УГО — условное графическое обозначение

1. Анализ и синтез электрической функциональной схемы

1.1 Описание принципа функционирования модуля

1.2 Синтез функциональной схемы

1.3 Описание схемы электрической функциональной

2. Анализ принципиальной схемы

2.1 Обоснование выбора серии элементов

2.2 Обоснование выбора разъёма

2.3 Обоснование и синтез принципиальной схемы

3. Расчёт временных параметров схемы

4. Расчёт потребляемой мощности

5. Устранение помех в цепях питания

Список использованных источников информации

Приложение А. Схема электрическая функциональная

Приложение Б. Схема электрическая принципиальная

Приложение В. Диаграммы временные

схема функциональный построение электрический

Курсовой проект «Арифметико-логическое устройство» выполнялся на основании учебного плана кафедры ИУ6 с исходными данными, описанными в техническом задании. Его целью является самостоятельное проектирование студентом цифрового устройства ограниченной сложности, ознакомление его с основными этапами, методами и приемами проектирования.

Арифметико-логические устройства служат для выполнения арифметических и логических преобразований над словами, называемыми в этом случае операндами. Операндами могут быть двоичные числа с фиксированной запятой (дробные и целые), двоичные (или шестнадцатеричные) числа с плавающей запятой, десятичные целые числа, команды или отдельные их поля, логические коды, алфавитно-цифровые поля. Операнды могут иметь постоянную или переменную длину.

Выполняемые в АЛУ операции можно разделить на группы:

— операции двоичной арифметики для чисел с фиксированной запятой;

— операции двоичной арифметики для чисел с плавающей запятой;

— операции десятичной арифметики;

— операции индексной арифметики;

— операции специальной арифметики;

— операции над логическими кодами (логические операции);

— операции над алфавитно-цифровыми полями.

К арифметическим операциям относятся сложение, вычитание, умножение и деление. Группу логических операций составляют операции дизъюнкции (логическое ИЛИ) и конъюнкции (логическое И). Специальные арифметические команды включают нормализацию, арифметический сдвиг, логический сдвиг.

Можно привести следующую классификацию АЛУ.

По способу действия над операндами АЛУ делятся на последовательные и параллельные. В последовательных АЛУ операнды представляются в последовательном коде, а операции производятся последовательно во времени над их отдельными разрядами. В параллельных АЛУ операнды представляются параллельным кодом и операции совершаются параллельно во времени над всеми разрядами операндов.

По способу представления чисел различают АЛУ:

— для чисел с фиксированной запятой;

— для чисел с плавающей запятой;

— для десятичных чисел.

АЛУ для чисел с фиксированной запятой в свою очередь делятся на АЛУ с дробными и АЛУ с целыми числами.

По способу реализации работы различают асинхронные и синхронные АЛУ. В асинхронных АЛУ определяется момент фактического окончания операции, после чего немедленно может начинаться следующая операция. В синхронных АЛУ независимо от фактической продолжительности операции, определяющейся значениями операндов, на выполнение отдельных операций отводится фиксированное время.

По характеру использования элементов и узлов АЛУ делятся на блочные и многофункциональные. В блочном АЛУ операции над числами с фиксированной и плавающей запятой, десятичными числами и алфавитно-цифровыми полями выполняются в отдельных блоках. При этом повышается скорость работы, т.к. блоки могут параллельно выполнять соответствующие операции, но при этом значительно возрастают затраты на оборудование. В многофункциональных АЛУ операции для всех форм представления чисел выполняются одними и теми же схемами, которые коммутируются нужным образом в зависимости от требуемого режима работы.

По своим функциям АЛУ является операционным блоком, выполняющим микрооперации, обеспечивающие прием из других устройств (например, памяти) операндов, их преобразование и выдачу результатов в другие устройства. АЛУ управляется управляющим блоком, генерирующим управляющие сигналы, инициирующие выполнение в АЛУ определенных микроопераций. Генерируемая управляющим блоком последовательность сигналов определяется кодом операции команды и оповещающими сигналами.

Проектирование АЛУ включает выбор кодов для представления данных, определение алгоритмов выполнения отдельных операций, структур операционных блоков и реализуемых в них наборов микроопераций. Затем производят объединение отдельных операционных блоков и соответствующих наборов микроопераций в один многофункциональный операционный блок или несколько блоков для отдельных групп операций. Стремление обеспечить возможность эффективного объединения операционных блоков отдельных операций влияет на выбор их структур.

1.1 Описание принципа функционирования модуля

В регистры данных производится загрузка двух 16разрядных слов (первого и второго операнда) и 4разрядный код выбора операции. С регистров данные поступают на АЛУ, также в АЛУ загружается сигнал, который задаёт тип выполняемых операций: логические (М = 1) или арифметико-логические (М = 0). АЛУ выполняет заданную операцию и выдаёт 16разрядное слово на регистр данных, с которого мы можем увидеть выполненную операцию.

1.2 Синтез функциональной схемы

Исходя из условий задания, функциональная схема будет состоять из следующих функциональных узлов:

1. Блок приёма данных

2. Блок выполнения арифметико-логических операций

3. Блок возврата данных

Согласно техническому заданию в АЛУ поступает два 16разрядных слова, а также 4разрядный код выбора операций. Для приема потребуется два регистра данных размером 16 бит и регистр данных размером 4 бита для приема кода выбора операции.

Блок выполнения арифметико-логических операций

Блок выполнения арифметико-логических операций представляет собой арифметико-логическое устройство, осуществляющее выполнение операций над 16-разрядными операндами.

Блок возврата данных

Блок возврата данных состоит регистра, принимающего 16разрядное слово с выхода арифметико-логического устройства и выдающего его на шину данных.

1.3 Описание схемы электрической функциональной

Работа схемы начинается с параллельно последовательной загрузки в регистр RG1 первого операнда, второго операнда в RG2 и код выбора операции в RG3.

С регистра RG1 загружается первый операнд в арифметико-логическое устройство ALU и одновременно с ним загружается код выбора операции из регистра RG3. C регистра RG2 загружается в арифметико-логическое устройство ALU второй операнд. На ALU подается сигнал, который задает тип выполняемых операций: логические (М = 1) или арифметико-логические (М = 0).

Данные с выхода арифметико-логическое устройства поступают в выходной регистр RG4 и оттуда возвращаются на шину данных.

2. Анализ принципиальной схемы

2.1 Обоснование выбора серии элементов

Для того чтобы построить принципиальную схему нужно выбрать элементную базу и технологию производства интегральных микросхем (ИМС).

На данный момент есть несколько технологий производства интегральных микросхем: Транзисторно-транзисторная логика (ТТЛ) и транзисторно-транзисторная логика с диодом Шоттки (ТТЛШ), МОП транзисторная логика (МОПТЛ), эмиттерно-связанная логика (ЭСЛ), интегральная инжекционная логика (И2 Л). Каждая из технологий имеет свои достоинства и недостатки, которые рассматриваются ниже.

Транзисторно-транзисторная логика (ТТЛ) и транзисторно-транзисторная логика с диодом Шоттки (ТТЛШ).

Достоинства: высокое быстродействие, обширная номенклатура, хорошая помехоустойчивость.

Недостатки: микросхемы обладают большой потребляемой мощностью.

МОП транзисторная логика (МОПТЛ).

МОП (МДП) — металл-окисел (диэлектрик) — полупроводник.

Достоинства: большая помехоустойчивость, т.к. высокий логический перепад; высокая нагрузочная способность, т.к. схема имеет большое выходное сопротивление (Rвых); высокая степень интеграции, т.к. нет изолирующих каналов.

Недостаток: низкое быстродействие, т.к. Cн заряжается через большое сопротивление.

МОП транзисторная логика на комплиментарных ключах (КМОПТЛ)

Достоинства: выше быстродействие, т.к. Сн заряжается через открытый транзистор; КМОП — схема характеризуется весьма малым потребляемым током (а, следовательно, и мощности) от источника питания; меньше напряжение питания (Uпит).

Недостаток: быстродействие меньше, чем у ЭСЛ, но по мере развития технологий этот недостаток устраняется.

Эмиттерно-связанная логика (ЭСЛ)

Достоинства: высокое быстродействие; применение на выходах эмиттерных повторителей обеспечивает ускорение процесса перезарядки ёмкостей, подключённых к выходам; транзисторы включены по схеме, близкой к схеме включения с общей базой, что улучшает частотные характеристики транзисторов и ускоряет процесс их переключения; на выходах стоят эмиттерные повторители и, следовательно, увеличивается нагрузочная способность; широкие логические возможности, т.к. схема имеет два выхода.

Недостатки: большая потребляемая мощность, т.к. в схеме переключаются большие токи; сравнительно низкая помехоустойчивость элемента, т.к. выбран малый перепад логических уровней U1 — U0 = 0,8.

Интегральная инжекционная логика (И2 Л).

Достоинства: используется пониженное напряжение (1 В); малая потребляемая мощность, т.к. в схеме протекает ток мкА, а Uпит =1 В; обеспечивают высокую степень интеграции (нет изоляционных карманов); при изготовлении схем И2 Л используется те же технологические процессы, что и при производстве интегральных схем на биполярных транзисторах, но оказывается меньшим число технологических операций и необходимых фотошаблонов; обеспечивают возможность обмена в широких пределах мощности на быстродействие (можно изменять на несколько порядков потребляемую мощность, что соответственно приведёт к изменению быстродействия); хорошо согласуются с элементами ТТЛ.

Недостатки: не большая помехоустойчивость, т.к. логический перепад 0,50,8 В; быстродействие ниже, чем в схемах ЭСЛ.

Были рассмотрены серии КМОП 164, 176, 561, 564, 1554, 1561, 1564, 1594 и серии ТТЛ 106, 133, 155, 130, 131, 134, 158, 530, 531, 533, 555, 1530, 1531, 1533. Исходя из требований работы АЛУ с временем выполнения операций — 1 мкс и потребляемой мощностью — 0.2 Вт, выберем в качестве основы построения устройства быстродействующие ИМС, выполненные по технологии КМОП. Выбор этой технологии позволит снизить суммарную потребляемую мощность. В качестве основной была выбрана отечественная серия КР1554, в элементах которой сочетается высокое быстродействие (задержка на логическом элементе около 7 нс), малая потребляемая мощность (мощность на логическом элементе около 50 мкВт) и соответствие требуемым условиям эксплуатации (диапазон рабочих температур -45..+85). Данная серия обладает повышенной нагрузочной способностью, имеет допустимое напряжение питания В, в качестве постоянных логических уровней на входах можно использовать напряжения питания и нуля устройства. Недостатком можно считать высокую стоимость, однако задача снижения стоимости в рамках данной курсовой не стоит. Для реализации некоторых элементов была выбрана серия К564.

Схема имеет 43 входа и 16 выходов. Поэтому решено было использовать разъем с наименьшим числом пинов, подходящий к данным требованиям. Таким разъемом является разъем СНЦ23-61.

2.3 Обоснование и синтез принципиальной схемы

Блок приема данных

Блок приема данных должен получать, хранить и выдавать 36 бит данных. Для его реализации выберем 5 ИМС КР1554ИР35, которые представляют собой восьмиразрядные регистры, управляемые по фронту с параллельным вводом-выводом данных, с входом установки.

Рис. 1 Условное графическое обозначение КР1554ИР35

Назначение выводов: 1 — Вход установки в состояние “логический 0”; 2 — Выход данных; 3 — Вход данных; 4 — Вход данных; 5 — Выход данных; 6 — Выход данных; 7 — Вход данных; 8 — Вход данных; 9 — Выход данных; 10 — Общий вывод; 11 — Вход тактового импульса; 12 — Выход данных; 13 — Вход данных; 14 — Вход данных; 15 — Выход данных; 16 — Выход данных; 17 — Вход данных; 18 — Вход данных; 19 — Выход данных; 20 — Напряжение питания.

Регистры DD1 и DD2 служат для приема первого операнда, управляются управляющим сигналом УИ1. Регистры DD3 и DD4 — для приема второго операнда, управляются управляющим сигналом УИ2. Регистр DD5 — для приема кода выбора операции, управляется управляющим сигналом УИ3.

Блок возврата данных

Блок возврата данных включает в себя выходной регистр. АЛУ выдает в выходной регистр 16-ти разрядное слово результата. Выходной регистр должен принять это слово и передать его на шину данных. Для его реализации выберем 2 ИМС КР1554ИР35, которые представляют собой восьмиразрядные регистры, управляемые по фронту с параллельным вводом-выводом данных, с входом установки. На принципиальной схеме они обозначены DD11 и DD12. Управляются управляющим сигналом УИ4.

Блок выполнения арифметико-логических операций

Блок выполнения арифметико-логических операций должен осуществлять выполнение заданной операции с двумя 16-ти разрядными словами. Серия КР1554 не содержит таких элементов, поэтому будем использовать ИМС К564ИР3В, которые представляют собой четырехразрядные АЛУ.

Микросхема представляет собой арифметическо-логическое устройство. Содержит 322 интегральных элемента. Корпус типа 239.24-1, масса не более 4 г.

Рис. 2 Условное графическое обозначение К564ИП3В

Назначение выводов: 1 — 1-й разряд слова В0; 2 — 1-й разряд слова А0; 3 — 4-й вход выбора функции S3; 4 — 3-й вход выбора функции S2; 5 — 2-й вход выбора функции S1; 6 — 1-й вход выбора функции S0; 7 — вход переноса С_n; 8 — признак функции МС; 9 — выход 1-го разряда функции F0; 10 — выход 2-го разряда функции F1; 11 — выход 3-го разряда функции F2; 12 — общий; 13 — выход 4-го разряда функции F3; 14 — выход компаратора А=В; 15 — выход распространения переноса Р; 16- выход сквозного переноса С_n+4; 17 — выход образования переноса G; 18 — 4-й разряд слова В3; 19 — 4-й разряд слова А3; 20 — 3-й разряд слова В2; 21 — 3-й разряд слова А2; 22- 2-й разряд слова В1; 23 — 2-й разряд слова А1; 24 — напряжение питания.

Для увеличения разрядности обрабатываемых слов МС АЛУ можно соединять последовательно. При этом, конечно, увеличивается время выполнения операций. Уменьшить это время и, следовательно, увеличить быстродействие АЛУ можно применением схемы ускоренного переноса К564ИП4В.

Микросхема представляет собой схему ускоренного переноса. Содержит 122 интегральных элемента. Корпус типа 238.16-2, масса не более 2 г.

Рис. 3 Условное графическое обозначение К564ИП4В

Назначение выводов: 1 — вход образования переноса G1; 2 — вход распространения переноса P1; 3 — вход образования переноса G0; 4 — вход распространения переноса P0; 5 — вход образования переноса G3; 6 — вход распространения переноса P3; 7 — выход распространения переноса P; 8 — общий; 9 — выход переноса C_n+z; 10 — выход образования переноса G; 11 — выход переноса C_n+y; 12 — выход переноса C_n+x; 13 — вход переноса C_n; 14 — вход образования переноса G2; 15 — вход распространения переноса P2; 16 — напряжение питания.

Используя четыре МС АЛУ и одну МС ускоренного переноса можно получить 16-разрядное полностью параллельное АЛУ, время суммирования которого равно времени суммирования одной микросхемы.

Рис.4 Реализация наращивания АЛУ

Все неиспользуемые входные сигналы на микросхемах подключены либо к нулевому сигналу, либо к единичному таким образом, что бы конечная схема работала исправно и аналогично функциональной схеме.

3. Расчёт временных параметров схемы

Быстродействие устройства определяется как наибольшее время, которое необходимо для выполнения операции, учитывая максимальное время задержки на элементах.

Таблица 1 — Задержки распространения сигнала в используемых ИМС